Archief - AMD HyperTransport™ Technology???
Het archief is een bevroren moment uit een vorige versie van dit forum, met andere regels en andere bazen. Deze posts weerspiegelen op geen enkele manier onze huidige ideeën, waarden of wereldbeelden en zijn op sommige plaatsen gecensureerd wegens ontoelaatbaar. Veel zijn in een andere tijdsgeest gemaakt, al dan niet ironisch - zoals in het ironische subforum Off-Topic - en zouden op dit moment niet meer gepost (mogen) worden. Toch bieden we dit archief nog graag aan als informatiedatabank en naslagwerk. Lees er hier meer over of start een gesprek met anderen.
apa
Legacy Member
HyperTransport is een communicatie-technologie voor chips onderling. Alternatieve technologieën bestaan ook: PCI, PCI-Express, PCI-X, ...
AMD was de pusher achter HyperTransport, maar ze hebben uiteindelijk niet alleen gewerkt aan HyperTransport: er werd een consortium van bedrijven opgericht die de specificaties opstelden (andere leden zijn o.m. Sun, Cisco, IBM en Apple).
AMD zelf heeft HyperTransport ingezet vanaf de K8-serie van processoren (= Athlon64, Athlon64 FX, Opteron en bepaalde Sempron's). Het wordt daar gebruikt voor de communicatie tussen de processor en de rest van het systeem. Deze communicatie wordt vaak ook aangeduid als IO.
HyperTransport wordt in Opteron-systemen (= de server-versie van de Athlon64 die voornamelijk in multi-processor systemen gebruikt wordt) ook gebruikt voor rechtstreekse communicatie tussen de verschillende processoren.
HyperTransport heeft volgende interessante eigenschappen:
Duidelijk?
AMD was de pusher achter HyperTransport, maar ze hebben uiteindelijk niet alleen gewerkt aan HyperTransport: er werd een consortium van bedrijven opgericht die de specificaties opstelden (andere leden zijn o.m. Sun, Cisco, IBM en Apple).
AMD zelf heeft HyperTransport ingezet vanaf de K8-serie van processoren (= Athlon64, Athlon64 FX, Opteron en bepaalde Sempron's). Het wordt daar gebruikt voor de communicatie tussen de processor en de rest van het systeem. Deze communicatie wordt vaak ook aangeduid als IO.
HyperTransport wordt in Opteron-systemen (= de server-versie van de Athlon64 die voornamelijk in multi-processor systemen gebruikt wordt) ook gebruikt voor rechtstreekse communicatie tussen de verschillende processoren.
HyperTransport heeft volgende interessante eigenschappen:
- Point-to-point: vergelijk het met een netwerk-switch. Op een netwerk-switch worden meerdere PC's aangesloten. Wanneer 2 van die PC's met elkaar moeten communiceren, dan wordt er een rechstreekse communicatie tot stand gebracht tussen die 2 PC's; zonder dat de andere PC's op diezelfde switch daar iets mee te maken hebben. Dat klinkt zeer normaal, maar het is technisch complexer dan het alternatief.
Het alternatief is een hub-architectuur (die vaak ook als "bus"-architectuur wordt aangeduid). In een hub architectuur wordt ieder bericht dat verstuurd wordt gestuurd naar alle aangeslotenen. Diegenen voor wie het bericht bestemd is moet het bericht dan lezen, de anderen moeten het bericht negeren. Dit heeft als gevolg dat de snelheid van de communicatie daalt naarmate meerdere aangeslotenen tegelijk communiceren. - Low-latency: de performance van een communicatie-technologie wordt door 2 factoren bepaald: de latency (de tijd die nodig is om de communicatie te laten voltooien nadat die begonnen is; hoe lager hoe beter dus) en de bandbreedte (het aantal GigaBytes per seconde die verstuurd kunnen worden). Deze 2 factoren zijn vaak sterk afhankelijk van elkaar. Vergelijk het met snelwegen voor auto's: de latency is de tijd die 1 auto nodig heeft om vanuit zijn vertrekpunt zijn bestemming te bereiken; de bandbreedte is het maximale aantal auto's die in een bepaalde tijdspanne een bepaald punt passeren.
De latency is afhankelijk van de maximale snelheid van een auto op de snelweg. Stel dat de auto 100km moet afleggen en dat die 100km/u rijdt, dan zal die er 1 uur over doen; rijdt de auto 200km/u, dan verlaagt de latency naar 0,5 uur.
De bandbreedte wordt op een bestaande snelweg duidelijk ook verhoogd wanneer de snelheid van de auto's verhoogd wordt; echter kan je de bandbreedte ook verhogen door het aantal rijstroken op de snelweg te verhogen. Zo zullen er 2 keer zo veel auto's een punt kunnen passeren in eenzelfde tijdspanne wanneer je van een 2-vaks snelweg een 4-vaks snelweg maakt. De latency zal in dat geval dezelfde blijven (voor zover de snelheid van de auto's niet veranderd).
Tot hiertoe lijkt het simpel: we willen een maximale snelheid en een maximaal aantal rijstroken. Klopt, maar het blijkt in de werkelijkheid niet zo simpel te zijn: wanneer het aantal rijstroken verhoogd wordt, dan wordt het moeilijker om de snelheid hoog te houden. Omgekeerd is ook waar: hoe hoger men de snelheid die wil zetten, hoe lager het aantal rijstroken moet zijn.
Bij HyperTransport werd er gekozen om (relatief) weinig rijstroken te plaatsen, maar alle auto's zeer snel te laten rijden. Bij HyperTransport (zoals door AMD geïmplementeerd in de huidige K8-systemen) zijn er 16 rijstroken in elke richting en is de snelheid 800 MHz. Ter vergelijking: de FSB van een modern Pentium4-systeem telt 64 rijstroken die allen 2 richtings-rijstroken zijn en waarbij de snelheid 200 MHz is (maar in een auto voor de Pentium4 kunnen er 4 personen plaatsvinden in iedere auto (t.o.v. 1 enkele persoon bij de Athlon64); daardoor is er 4 keer zo veel bandbreedte beschikbaar als we kijken naar het aantal personen die in een bepaalde tijdspanne een bepaald punt passeren; vandaar dat we zeggen dat de FSB van de Pentium4 op 800 MHz draait). - Serieel: om berichten van meer dan 16 personen te kunnen vervoeren moeten meerdere wagens gebruikt worden die elkaar volgen (ervan uitgaande dat iedere wagen maximaal 1 persoon meevoert). Al die wagens vervoeren dan personen naar 1 bepaalde plaats en maken deel uit van eenzelfde groep. De groep wordt dan pas als "aangekomen" beschouwd wanneer alle personen van die groep er daadwerkelijk zijn (de maximale grootte van de groep is dus niet vastgelegd). In een parallel systeem (wat de tegenhanger is van een serieel systeem) wordt de maximale grote van de groep bepaald door het maximaal aantal personen die tegelijk kunnen aankomen (bij de Pentium4 is dat dus 64 x 4 = 256).
Seriële systemen hebben als grootste voordeel echter het feit dat ze veel goedkoper zijn (omdat er minder banen gelegd moeten worden).
Duidelijk?
apa
Legacy Member
-[DTT]- Jumpy zei:
Ik ben afgestudeerd aan het RUCA (Universitair Centrum Antwerpen; een onderdeel van de Universiteit Antwerpen (UA) tegenwoordig) als "handelsingenieur in de beleidsinformatica" en werk bij een dochteronderneming van Fortis Bank (MeesPierson)... in de IT-afdeling of-course.
-[DTT]- Jumpy zei:en als ge zelf is ne cursus maakt, krijgek dan ook een exemplaarke
Ik zou het wel zien zitten om een cursus te geven in het genre van "advanced computing" ofzo... Maar dat bestaat nergens bij mijn weten... Anyway, een cursus schrijven zal niet zo snel gebeuren denk ik; ik ben wel nog steeds van plan om de interessantste post op mijn website te verzamelen... nu nog de tijd vinden
ABCDEFGHIJKLMNO
Legacy Member
Je hebt de uitleg zo willen vereenvoudigen dat er fouten ingeslopen zijn
In je vergelijking met de autoweg zijn er te weinig parameters omgenomen om nog een correcte vergelijking te hebben die het begrip latency correct zou kunnen uitdrukken. Je huidige uitleg komt overeen met de verwerkingstijd van een chip, niet met de latency.
Jouw uitleg > een chip met een frequentie van 800Mhz, verwerkingstijd is dan 1/800Mhz = 1.25ns
Jij stelt verwerkingstijd gelijk aan latency. Niet correct.
De latency van een HT-link is de tijd die bijvoorbeeld een read commando nodig heeft om zijn bestemming te geraken. Mogelijke vormen van vertraging zijn de transport delay (werkfrequentie bus ~ de snelheid van de wagen), een propogation delay (voortplanting signaal door ic~ vertraging door een duane), processing delay (verwerkingstijd van bijvoorbeeld een bridge ic ~ kruispunt met rood licht),...
Zelfde redenering voor bv. geheugenchips en hun timings. Een 200Mhz (5ns) DDR-SDRAM chip (PC3200) met CAS3. Dus nog een extra wachttijd van 3x5ns er bovenop (als we de andere latency's buiten beschouwing laten.)
Dit is een vergelijking die nogal “scheef” uitvalt. Een seriële pakketinterface zoals die van de A64 direct vergelijken met de parallele 64-bit bus van de Pentium. Bovendien is de HT-bus fysisch een parallele bus, het zijn de pakketjes die serieel opgebouwd kunnen worden.
De Pentium zal er 64 tegelijk ontvangen, geen 256. (Je rekent dan per kloktik, maar dan zou je de A64 er 32 moeten geven.).
Voor de rest goede tekst
En het is niet de eerste keer dat ik al zeg tegen je dat je goed schrijft!
apa zei:
In je vergelijking met de autoweg zijn er te weinig parameters omgenomen om nog een correcte vergelijking te hebben die het begrip latency correct zou kunnen uitdrukken. Je huidige uitleg komt overeen met de verwerkingstijd van een chip, niet met de latency.
Jouw uitleg > een chip met een frequentie van 800Mhz, verwerkingstijd is dan 1/800Mhz = 1.25ns
Jij stelt verwerkingstijd gelijk aan latency. Niet correct.
De latency van een HT-link is de tijd die bijvoorbeeld een read commando nodig heeft om zijn bestemming te geraken. Mogelijke vormen van vertraging zijn de transport delay (werkfrequentie bus ~ de snelheid van de wagen), een propogation delay (voortplanting signaal door ic~ vertraging door een duane), processing delay (verwerkingstijd van bijvoorbeeld een bridge ic ~ kruispunt met rood licht),...
Zelfde redenering voor bv. geheugenchips en hun timings. Een 200Mhz (5ns) DDR-SDRAM chip (PC3200) met CAS3. Dus nog een extra wachttijd van 3x5ns er bovenop (als we de andere latency's buiten beschouwing laten.)
Waarom hier geen 2 personen in de auto bij de Athlon? Door het DDR-principe verstuur je 2 bits per kloktik.Anders zou je ook niet aan een bandbreedte van 6.4GB/s geraken.apa zei:
apa zei:
Dit is een vergelijking die nogal “scheef” uitvalt. Een seriële pakketinterface zoals die van de A64 direct vergelijken met de parallele 64-bit bus van de Pentium. Bovendien is de HT-bus fysisch een parallele bus, het zijn de pakketjes die serieel opgebouwd kunnen worden.
De Pentium zal er 64 tegelijk ontvangen, geen 256. (Je rekent dan per kloktik, maar dan zou je de A64 er 32 moeten geven.).
Voor de rest goede tekst
En het is niet de eerste keer dat ik al zeg tegen je dat je goed schrijft! Gothrek
Legacy Member
ABCDEFGHIJKLMNO zei:Je hebt de uitleg zo willen vereenvoudigen dat er fouten ingeslopen zijn
Waarom hier geen 2 personen in de auto bij de Athlon? Door het DDR-principe verstuur je 2 bits per kloktik.Anders zou je ook niet aan een bandbreedte van 6.4GB/s geraken.
hum, nog nooit gehoord van de quad pumped bus van de p4
Het gaat duidelijk over bits / kloktikapa
Legacy Member
ABCDEFGHIJKLMNO zei:
Omdat dat bij HyperTransport (bij mijn weten) niet het geval is... HyperTransport is, bij mijn weten, geen dual- of quad-pumped bus.
ABCDEFGHIJKLMNO zei:
Tuurlijk: iedere techniek die meer dan 1 bit per kloktik verstuurt is per definitie ook een parallelle techniek (HT op de Athlon64 verstuurt er 16 (per richting) per kloktik en is dus in een zekere zin ook een parallelle techniek). Alleen wordt HT serieel genoemd omdat een bericht pas afgelopen is wanneer het hele pakket er is; zelfs als daar meerdere kloktikken voor nodig zijn.
Ik vergelijk ook niet op functioneel vlak hier he; het gaat mij hier zuiver om de techniek. HT in een AMD64 processor wordt voor andere zaken gebruikt dan de FSB van een Pentium4: dat klopt! Maar technisch gezien kan je ze wel tegenover elkaar zetten.
ABCDEFGHIJKLMNO zei:
De Pentium4 mag de data van de FSB maar 1 keer per kloktik benaderen. Aangezien die FSB klok in werkelijkheid "slechts" aan 200 MHz draait en dat de FSB 4 keer per kloktik data versast, zal de Pentium4 4 keer zo veel data per kloktik kunnen ontvangen/zenden als dat de bus breed is. Aangezien de bus 64 bits breed is, betekent dat dat er 256 bits per kloktik ontvangen/verstuurd kunnen worden.
ABCDEFGHIJKLMNO
Legacy Member
apa zei:
Afkomstig van Hypertransport.org
Indien je dit niet zou hebben, dan zouden je oorspronkelijke bandbreedtes niet kloppen.
apa zei:
Klopt, dus moet je de Athlon64 er 32 geven zoals ik eerder vermeld had per link en niet 16.
16 bit / link en 2 bits/ kloktik = 32
Drijven we dit idee nog wat verder, kun je evengoed beweren dat het er 64 zijn: 2x 32 voor up-en downstream. Want die 256 bit /kloktik voor de P4 is voor een full-duplex verbinding.
Dus de A64 doet er 64 per kloktik aan 800Mhz (6.4GB/s)
De P4 doet er 256 bit per kloktik aan 200Mhz (6.4GB/s)
ABCDEFGHIJKLMNO
Legacy Member
Lan zei:Bestaat wel degelijk hoor. Bij de Ir. is er een cursus die noemt Computerachtitectuur en zelfs geavanceerde computerarchitectuur.
't is wel al 12 jaar geleden dat ik die gekregen heb, niet echt meer up-to-date
Gestructureerde computerarchitectuur
Maar voor mij is het nog niet zo lang geleden apa
Legacy Member
Lan zei:Bestaat wel degelijk hoor. Bij de Ir. is er een cursus die noemt Computerachtitectuur en zelfs geavanceerde computerarchitectuur.
't is wel al 12 jaar geleden dat ik die gekregen heb, niet echt meer up-to-date
Ja, OK... Maar ik had het eigenlijk over zoiets als avondcursussen ofzo...
Het archief is een bevroren moment uit een vorige versie van dit forum, met andere regels en andere bazen. Deze posts weerspiegelen op geen enkele manier onze huidige ideeën, waarden of wereldbeelden en zijn op sommige plaatsen gecensureerd wegens ontoelaatbaar. Veel zijn in een andere tijdsgeest gemaakt, al dan niet ironisch - zoals in het ironische subforum Off-Topic - en zouden op dit moment niet meer gepost (mogen) worden. Toch bieden we dit archief nog graag aan als informatiedatabank en naslagwerk. Lees er hier meer over of start een gesprek met anderen.