Gothrek zei:
jaja 2ghz
PCIe kan 250Mb/s bruikbare data doorsluizen per lane (PCIe x1), wat door de 8/10 encoding omgezet wordt naar 312Mb/s data die effectief verzonden wordt.
312,5 Mega
byte/s, ofte 2500 Gige
bit/s (1 byte = 8 bits).
Dit is quasi het dubbele van PCI.
Tegenwoordig hebben we x2, x4, x8, x16, en x32. Dit duid op het aantal lijnen er bruikbaar zijn. PCIe x8 kan tot 250*8 = 2000 Mb/s doorsluizen, quasi gelijk met AGP 8x. Het aantal lanes verdubbelt, verviervoudigd, etc de hoeveelheid data die maximum kan verzonden worden.
Een 'lane' bestaat uit twee paar geleiders, waarbij elk paar ofwel een verzend of ontvang kanaal is.
Waarom twee geleiders per kanaal? Op elke geleider zit een spanning. Als digitaal "1" moet komen te staan op het kanaal zal er op geleider 1 meer spanning staat dan op geleider 2. Via een comparator (vergelijker) ziet m'n dat de ene geleider effectief meer spanning bevat dan de andere, en zal hierdoor z'n uitgang hoog zetten, "1" dus. Hoedat het effectief zit weet ik niet, het kan aldus inverterend (omgekeerd: 0=1 en 1=0

) gebruikt worden, maar het princiepe is helemaal hetzelfde.
Oké, maar waarom? De hoge bussnelheid is gevoelig voor storingen. Als er nu een storing optreed zal dat gevolgen hebben op beide geleiders, maw: de fout komt elektrisch bij beiden voor, en de uitgang van de comparator blijft gewoon "1". Mocht terwijl we met bovenstaand princiepe die kans vele malen verkleinen.
De basisklok voor PCIe is 100MHz, doch daar het slechts 1 bit (serie) kan versturen per verzend of ontvang kanaal is de werkelijke klok vele malen hoger. 2,5Gbit/2=1,25Gbit per kanaal, met 1bit per klok maakt een effecteive klok van 1,25GHz per kanaal.