Archief - Risc

hey,

mijn eindwerk is een netwerk opstellen met behulp van een backbone. ik moet die dan goed configureren en zo.

in die backbone zit een RISC processor en vorige keer had de jury mij gevraagd wat een RISC processor is. ik kon dus alleen zeggen dat het voor Reduced Instruction Set Computer staat. tis binnekort trug Jury en ik heb nog steeds geen goeie uitleg gevonde voor RISC ik heb enkel gevonden dat het een minder ingewikelde versie is van de CISC processor.

kan er iemand mij daarbij helpen ?
(en als iemand ervaring heeft met een alcatel backbone kan ie mijn dan tips geven ? )

btw tis een: Alcatel 1100 LSS

bij RISC zijn de instructies korter en allemaal evenlang, hierdoor worden ze sneller uitgevoerd dan CISC instructies. (CISC instructies hebben een lengte die tussen 8 en 120 bits ligt)
RISC heeft ook meer instructies dan CISC
verder verwerken RISC processoren meer instructies per seconde dan CISC processoren.

(ik dacht ook dat je met RISC makkelijker hogere kloksnelheden kon halen)

Een RISC processor is er een die voor elke ondersteunde instructie aparte circuits heeft. Daardoor kan die een veel hoger niveau van parallelisme bereiken: indien je allemaal verschillende instructies wil uitvoeren, dan kunnen die (in theorie tenminste) allen tegelijk uitgevoerd worden.

Nadeel van RISC is dat er ofwel weinig instructies ondersteund worden, ofwel dat de processor al snel erg duur wordt...

Het is ook van belang dat iedere instructie in dezelfde tijd uitgevoerd kan worden (wanneer het gaat om een synchrone chip tenminste; wat ze tegenwoordig nagenoeg allen zijn) ongeacht de complexiteit van de instructie. Daardoor ondesteunen RISC processoren ook vaak geen complexe instructies: deze zouden de performance (= kloksnelheid) te veel beïnvloeden.

merci voor de hulp
tis al duidelijker dan op de sites die ik gevonden heb met google